計算機けいさんきシステムの基本きほん

1導入どうにゅう

この講義こうぎでは、CPUCentral Processing Unit、主記憶しゅきおくMain memory、入出力にゅうしゅつりょくInputoutput; IOが協調きょうちょうしてプログラムを実行じっこうする過程かていを説明せつめいする。命令めいれいの実行じっこう、データの保持ほじ、外部装置がいぶそうちとのデータ交換こうかんを区別くべつすることにより、プログラムの振ふる舞まいと計算機けいさんきの構成こうせいを対応たいおうづける。

2格納かくのうプログラム方式ほうしき

格納かくのうプログラム方式ほうしきStored-program architectureでは、プログラムを構成こうせいする命令めいれいと、その命令めいれいが処理しょりするデータを、いずれも主記憶しゅきおくに配置はいちする。CPUは主記憶しゅきおくから次つぎに実行じっこうする命令めいれいを取得しゅとくし、その命令めいれいが指定していする演算えんざんを実行じっこうする。

主記憶しゅきおくは番地ばんちAddressによって識別しきべつされる記憶場所きおくばしょの集合しゅうごうとして扱あつかえる。プログラムの変数へんすうは、実行時じっこうじには値あたいを格納かくのうする記憶場所きおくばしょまたはその場所ばしょを参照さんしょうする仕組しくみに対応たいおうする。ただし、コンパイラによる最適化さいてきかでは、値あたいがCPU内部ないぶのレジスタだけに保持ほじされることもあるため、すべての変数へんすうが常つねに主記憶しゅきおくの固定番地こていばんちを占有せんゆうするわけではない。

3CPUと命令めいれいサイクル

CPUは、演算えんざんを実行じっこうする演算装置えんざんそうちArithmetic and logic unit; ALU、命令実行めいれいじっこうを制御せいぎょする制御装置せいぎょそうちControl unit、少量しょうりょうのデータを高速こうそくに保持ほじするレジスタRegisterなどから構成こうせいされる。

命令めいれいの処理しょりは、概念的がいねんてきには次つぎの命令めいれいサイクルInstruction cycleとして整理せいりできる。

1. 取とり出だしFetch: 次つぎに実行じっこうする命令めいれいを主記憶しゅきおくから取得しゅとくする。
2. 解読かいどくDecode: 命令めいれいが要求ようきゅうする演算えんざんと対象たいしょうを判定はんていする。
3. 実行じっこうExecute: 演算えんざん、データ転送てんそう、または分岐ぶんきを実行じっこうする。
4. 書かき戻もどしWrite-back: 必要ひつように応おうじて結果けっかをレジスタまたは主記憶しゅきおくへ保存ほぞんする。

たとえば、二ふたつの値あたいをレジスタへ読よみ込こんだ後あとに加算かさんする処理しょりでは、加算命令かさんめいれいがALUに演算えんざんを指示しじし、結果けっかをレジスタへ保存ほぞんする。どの命令めいれいがメモリを直接ちょくせつ参照さんしょうできるかは、命令めいれいセットによって異ことなる。条件分岐じょうけんぶんきは、条件じょうけんに応おうじて次つぎに取得しゅとくする命令めいれいの番地ばんちを変更へんこうする。

4記憶階層きおくかいそう

記憶装置きおくそうちの容量ようりょう、速度そくど、単位容量たんいようりょうあたりの費用ひようの間あいだにはトレードオフがある。このため、計算機けいさんきは一般いっぱんに、レジスタ、キャッシュ、主記憶しゅきおく、補助記憶ほじょきおくという記憶階層きおくかいそうMemory hierarchyを構成こうせいする。

左側ひだりがわほどCPUに近ちかく、高速こうそくかつ小容量しょうようりょうである。プログラムによるメモリ参照さんしょうには、短みじかい時間じかんに同一どういつの記憶場所きおくばしょまたはその近傍きんぼうへ参照さんしょうが集中しゅうちゅうする傾向けいこうがある。この傾向けいこうを参照さんしょうの局所性きょくしょせいLocality of referenceという。記憶階層きおくかいそうは、この局所性きょくしょせいを利用りようして、頻繁ひんぱんに参照さんしょうするデータをCPUに近ちかい階層かいそうで再利用さいりようする。

5入出力にゅうしゅつりょく

入出力にゅうしゅつりょくは、ディスプレイ、キーボード、補助記憶装置ほじょきおくそうち、ネットワークインタフェースなどとデータを交換こうかんする機能きのうである。CPUと入出力装置にゅうしゅつりょくそうちには動作速度どうさそくどの差さがあるため、CPUが完了かんりょうを待機たいきし続つづける方式ほうしきだけではCPU時間じかんを有効ゆうこうに利用りようできない。割込わりこみは装置そうちの状態変化じょうたいへんかや処理完了しょりかんりょうをCPUへ通知つうちする。DMADirect Memory Accessは、CPUがデータを一語いちごずつ転送てんそうすることなく、装置そうちと主記憶しゅきおくの間あいだでデータを転送てんそうする。これらは、CPUと入出力にゅうしゅつりょくの並行動作へいこうどうさを支援しえんする代表的だいひょうてきな仕組しくみである。

ネットワーク通信つうしんも入出力にゅうしゅつりょくの一種いっしゅである。後続こうぞくのネットワーク講義こうぎでは、データを複数ふくすうの計算機けいさんきの間あいだで転送てんそうする仕組しくみを詳述しょうじゅつする。

6性能せいのうを区別くべつして評価ひょうかする

プログラムの所要時間しょようじかんを分析ぶんせきするときは、少すくなくとも次つぎの要因よういんを区別くべつする。

• CPUが命令めいれいを実行じっこうする時間じかん
• 記憶階層きおくかいそうからデータを取得しゅとくする時間じかん
• 入出力にゅうしゅつりょくの完了かんりょうを待まつ時間じかん

アルゴリズムの計算量けいさんりょうは、入力規模にゅうりょくきぼに対たいして必要ひつような演算回数えんざんかいすうや記憶量きおくりょうがどのように増加ぞうかするかを抽象的ちゅうしょうてきに表あらわす。実測時間じっそくじかんは、それに加くわえてCPU、記憶階層きおくかいそう、入出力装置にゅうしゅつりょくそうち、実装じっそうなどの影響えいきょうを受うける。したがって、計算量けいさんりょうと特定とくていの計算機けいさんきにおける実測時間じっそくじかんは同一どういつではない。

7要点ようてん

• 格納かくのうプログラム方式ほうしきでは、命令めいれいとデータを主記憶しゅきおくに配置はいちし、CPUが命令めいれいサイクルに従したがって処理しょりする。
• 記憶階層きおくかいそうは、速度そくど、容量ようりょう、費用ひようの相違そういを利用りようしてデータ参照さんしょうを効率化こうりつかする。
• 実行時間じっこうじかんの分析ぶんせきでは、CPU処理しょり、メモリ参照さんしょう、入出力待機にゅうしゅつりょくたいきを区別くべつする。

8次つぎに進すすむ講義こうぎ